辛师勃[1]2004年在《并行信号处理系统研究》文中认为近一、二十年来，电子技术领域发生了巨大的变化，表现在大量信号处理新算法的采用和电子设备的数字化、软件化，许多实际应用对算法的实时性的要求越来越复杂，计算量也越来越大，但是实际应用对算法的实时性却越来越高，这种矛盾的尖锐化使得我们不得不越来越多地把以往用于大型计算机的并行处理技术应用到信号处理中来。 虽然各种层次上的硬、软件并行处理技术一直存在于信号处理中，但是在信号处理中采用多处理器对信号进行并行处理和信号处理算法的并行化却是一个正在受到日益重视的研究方向。 本文主要研究了并行信号处理系统的设计，涉及并行处理系统的体系结构、数字信号处理芯片(DSP)在并行处理中的应用、信号处理算法并行算法的研究等等，并对组成并行处理机的叁个要素：处理单元、并行处理机网络结构、并行算法和任务调度算法进行了详细的论述。
蔡鹏[2]2016年在《嵌入式高速并行信号处理器研究与实现》文中提出随着现代电子战的作战需求和雷达技术的不断发展,要求雷达信号处理系统具有更高的采样频率、数据传输带宽和数据处理速度,然而传统单片雷达信号处理器难以满足高速率大数据量数据的实时处理。因此,将并行处理技术与嵌入式信号处理技术结合,设计高性能嵌入式并行信号处理器是提高雷达信号处理器性能的关键。本文针对SAR信号对快成像速度、高处理精度的需求,设计了一种嵌入式高速并行信号处理器。文中首先从现代嵌入式信号处理器技术、并行处理技术和嵌入式处理器互连技术这叁个方面对嵌入式高速并行信号处理技术进行了研究。其次,根据上述研究成果和实际项目需求,经过详细分析和论证提出了一种嵌入式高速并行信号处理器的设计方案。然后,根据设计方案,完成了嵌入式高速并行信号处理器的主要芯片选型和电路设计。最后,进行了并行信号处理器的单元测试和系统测试,测试结果说明了本并行信号处理器具有处理能力强、数据吞吐率高等特点。
郭元曦[3]2007年在《水声阵列信号处理的并行实现研究》文中研究说明大运算量的科学计算以及高速实时信号处理已经无法依靠传统的单处理机系统完成,并行处理是解决不断增长的运算速度要求和有限的处理能力之间矛盾的必然选择。伴随着水声信号处理理论的发展,人们对新一代水声信号处理系统在运算实时性、运算精度、动态范围及数据吞吐量等诸多方面提出了越来越高的要求,采用具有高运算性能及大数据吞吐能力的并行信号处理系统势在必行。与此同时,开发与之相对应的高效、快速、准确的并行算法也成为当务之急。本文在自行开发的“基于Quad C64X并行处理板的可扩展并行声纳信号处理平台”的基础上,围绕水声阵列信号处理中一些关键技术的并行实现进行了一系列的研究工作,具体研究内容可概括如下:第1章绪论部分阐述了本文的选题意义,概括了水声阵列信号处理技术的发展概况,同时介绍了并行处理技术中最为关键的几方面内容,并概括了全文的主要研究内容和组织结构。第2章研究了基于静态互连网络的可扩展通用并行声纳信号处理系统的结构,针对该并行处理系统中较重要的数据传输逻辑的设计与实现进行了说明,并对上述实现的性能进行了分析,给出了网络中结点间通信延迟和并行处理系统的加速比和效率的一般性结果。最后给出了整个系统的并行处理策略,分析了该系统在并行处理中的流水线处理层次。第3章介绍了典型常规波束形成算法的并行实现。以常规非数据依赖波束形成器的并行实现为目标,概括了波束形成算法基于并行DSP系统的实现方法和基于FPGA系统的并行实现方法,并在实际系统上进行了仿真和实现,对其性能进行了分析和比较。第4章以自适应波束形成基本理论为基础,研究了基于LCMV准则的自适应波束形成器的QR分解SMI算法。根据QR分解实现过程中Givens约化的内在并行性,在Givens约化的标准并行算法和贪婪并行算法的基础上,给出了一种通过子任务划分的并行算法。同时,研究了QR分解SMI算法及逆QR分解SMI算法的Systolic实现,并分析了在实际FPGA系统上进行上述Systolic阵列并行算法的硬件实现方法及结构。第5章研究了恒定束宽波束形成的设计与实现。给出了宽带恒定束宽波束形成的频域解决途径,并在此基础上分析了任意传感器条件下恒定束宽波束形成权向量的设计方法。基于实际实现研究了一种基于两级滤波器结构的恒定束宽波束形成器设计方法。另外还进行了近场球面波条件下恒定束宽波束形成阵设计的分析和讨论,提出了基于近场恒定束宽阵的权向量设计方法。分析了恒定束宽波束形成算法在实际系统上的并行实现。论文的最后总结了本文的研究成果和创新之处,并对下一步的研究工作进行了展望。
许丹丹[4]2006年在《基于多片C64x DSP的并行数字信号处理机的研究与实现》文中研究表明本论文是以课题项目“某型号被动声纳测距系统的现代化改造方案”为研究背景展开的，该改造系统从物理结构、电路系统、信号处理技术等多方面寻求提高测距精度的方法，涉及数据的实时信号处理、多块DSP构成的并行信号处理平台的设计、水下目标的被动声纳测向、测距和显控台的实时显示控制等多方面内容，处于国际先进水平。 为满足该系统高速、并行、实时的信号处理任务需求，在该项目中使用了由多片DSP构成高速互连结构作为主要信号处理平台。而在并行处理机中，处理结点之间的通信开销是制约处理机性能提高的主要瓶颈，因而设计并实现一种低通信开销的高效处理结点互连技术是本系统的关键。这对本系统中高速数据流的传输控制、并行信号处理结点互连结构的设计与实现均提出了非常高的要求。 本论文以该课题为背景，详细阐述了该系统的整体硬件结构和部分关键软硬件技术的设计。并以其中“基于多片C64x DSP的并行数字信号处理板”为主要研究对象，结合通用并行信号处理机的相关理论，围绕着此基于静态互连网络的并行声纳信号处理机的设计与实现展开了一系列研究工作。 第1章绪论部分阐述了选题的意义，介绍了DSP和FPGA的技术发展概况以及性能特点，概述了并行信号处理机技术的研究现状，并介绍了本论文的主要研究方向。 第2章首先系统地介绍了该水声信号处理系统的硬件总体结构和“数据通信板”的具体任务。接着详细阐述了该“数据通信板”的总体结构、数据流向以及FPGA中关键技术模块的设计。其中重点介绍了单bit数字多波束形成模块在FPGA中的设计原理和实现方法。 第3章首先系统地介绍了并行处理机中互连网络的构成和分类，并对一些常见的网络拓扑结构及其性能进行了简单的分析。结合本系统的具体任务需求，本章在并行数字信号处理板的硬件基础上，设计并实现了以TMS320C64x DSP为核心的并行处理机中静态互连网络，并详细阐述了该并
阎振华[5]2005年在《基于ADSP21160的高速实时并行信号处理系统设计与研制》文中指出本文深入研究了基于ADSP21160的多DSP处理器的高速实时并行信号处理系统的设计方法及其实现,并对应用于多目标高分辨估计和水声通信中的波束形成算法进行了理论分析。按照该系统的技术指标,重点研究了实现高速实时并行信号处理系统的设计和调试问题。此高速实时并行信号处理系统可对多个阵元接收到的信号进行多通道同步采样和数据分割处理,在不同的应用背景下,应用不同的算法实现多目标高分辨参数估计和多目标跟踪,以及水声通信中数据的高速实时处理。实验表明,此并行信号处理系统具有良好的性能,达到了技术设计要求。 本论文的主要工作和研究成果包括以下几个方面: 1) 通过对多目标高分辨方法和水声通信中波束形成的理论分析,并与其他DSP的性能比较,深入分析了SHARC系列ADSP21160的性能特点和功能实现方法,以及由多片ADSP21160处理器构成的松耦合和紧耦合两种并行处理系统的基本性能。根据系统的技术指标和功能实现的要求,设计出以4片ADSP21160构成的高速实时并行信号处理系统的整体方案, 2) 以ADSP21160构成的高速实时并行信号处理系统的硬件为基础,对整个高速并行信号处理系统各功能模块中松紧联合耦合的并行连接方式以及ADC与多片ADSP21160接口连接方式等关键技术进行了研究。针对各个功能模块的要求,研制了并行处理系统的松紧联合耦合的并行信号处理模块,以及外围连接的其他模块和通讯接口,并对整个高速实时并行信号处理系统各个模块进行了调试。调试结果表明,高速实时并行信号处理系统的各个功能模块的设计达到了工程设计的技术指标要求。 3) 在基于ADSP21160的并行信号处理系统的硬件设计的基础上论述了系统的软件调试设计方法和软件开发流程。在VisualDSP++开发环境中,运用C/C++语言和嵌入式汇编语言,完成了多目标高分辨估计和水声通信实验中的波束形成等软件。调试结果表明,在ADSP21160的并行信号处理系统的VisualDSP++开发环境中开发的各种软件,可以独立、准确的运行,达到了工程设计的要求。 4) 完成了基于ADSP21160的高速实时并行信号处理系统的整机调试及测试。测试结果表明,该高速实时并行信号处理系统是一种性能稳定、高速准确、
齐虹[6]2017年在《自适应数字波束并行信号处理实现》文中研究表明并行阵列信号在各个行业中应用广泛,在雷达探测、医学影像诊断、通信技术和地质探测等领域发挥着重要的作用。因此,并行信号的处理技术对于工业生产和日常生活具有重要意义。本研究通过分析并行信号的信噪比等因素,利用自适应数字波束技术对并行信号进行处理,并研究基于稀疏信号阵列的自适应数字波束形成算法。
曹鹏[7]2010年在《短波多载波信号识别与参数估计》文中提出正交频分复用(OFDM—Orthogonal Frequency Division Multiplexing)、多音并行等多载波调制技术具有抗干扰能力强、频谱利用率高等优点,并且实现简单,在短波通信中得到了广泛的应用。本文以实验室某重点项目为依托,针对多载波信号的盲识别与参数估计进行研究,主要工作及创新点如下:1、提出了一种基于循环前缀的OFDM盲识别算法,该算法利用接收信号循环前缀的相关性进行OFDM信号的盲识别,能将OFDM信号从多种体制信号中区分出来,应用范围广泛。实验结果表明该算法所需数据量小,识别精度高。2、将循环前缀的相关性扩展到两个或多个OFDM符号后,通过搜索联合相关函数的峰值实现符号长度、循环前缀长度、符号速率等参数的估计。对实际信号的应用情况表明,该方法估计精度较高。3、OFDM实际采用子载波数是参数估计的难点。本文推导了频率选择性衰落信道下的基于高阶循环累积量的子载波数盲估计算法,扩展了该算法的适用范围。仿真试验表明在双径瑞利衰落信道条件下,仍然能够达到较好的估计性能,适合实际短波信号的应用。4、采用改进的峰值搜索方法,对多音并行信号与单载波信号两类信号进行了区分。针对MFSK信号容易误判为多音并行信号的问题,采用基于小波变换的方法有效地将两类信号进行进一步区分。5、设计实现了某12路多音并行信号的匹配识别方法。将匹配参数进行相应改变,可以实现其它多音并行信号的匹配识别。对实际信号进行测试,证明该算法可以实现高效匹配。
杨科技[8]2011年在《基于ADSPTS201S的并行信号处理系统的设计与实现》文中研究表明组网雷达是当今雷达发展的一个重大趋势,对于提高系统的目标探测及抗干扰能力具有重要的意义。组网雷达对系统的信号处理能力提出了更高的要求。为了使组网雷达的生存能力有所提高以完成大规模的数据搜集及处理,其必须拥有强大的信号处理性能。因此,构建高性能信号处理系统,从而满足组网雷达的信号处理需求,是迫在眉睫的一项重要工作。并行信号处理技术是提高系统信号处理能力的重要途径,越来越广泛的应用于现代雷达和通信系统中。它可以提供强大的数字信号处理能力,在雷达信号处理领域的作用十分明显。通过使用多片高性能信号处理器构建扩展性强的并行处理系统,可以根据具体的算法改变系统结构,灵活配置系统资源,提高信号处理效率。本文基于多片ADSP TS201S对高速并行信号处理系统进行了设计和调试。在此基础上,将系统应用于组网雷达的信号处理领域,并进行了算法设计和任务分配。本文的主要工作包括以下几个方面:1、并行信号处理技术的研究及其应用。首先研究了并行信号处理系统中制约系统性能的主要因素;然后分析了分布式组网雷达数据处理技术;并且对航迹关联和融合算法进行了并行化处理和MATLAB仿真。通过对具体技术的研究,对硬件和软件设计都提出了多方面的要求。2、设计并实现了并行信号处理系统。通过使用多片ADSP TS201S芯片,硬件实现了并行信号处理系统,并完成了系统各模块间通信的调试。所设计并行信号处理系统具有大规模缓存、结构灵活、可扩展等特点。3、系统的工程应用。研究了分布式组网雷达的数据关联与融合算法,并在硬件系统中得到了应用。通过深入分析算法的并行结构,有效地进行了任务分割,使系统资源得到了充分利用。通过与仿真结果进行对比,表明并行处理技术在提高系统实时性方面有着较大优势。
王明[9]2008年在《基于TS101的高速实时并行信号处理系统设计与研究》文中研究说明随着数字技术的迅猛发展,对数字信号处理要求也越来越苛刻。在雷达领域,高速度、高精度、大动态范围极高数据吞吐的雷达信号处理系统势在必行。传统的单片DSP系统己很难满足大量数据处理的要求,所以开发高速并行的DSP系统,利用其强大的并联扩展能力,组成超高速的浮点运算能力的实时信号处理系统显得尤为重要。为适应现代数字信号处理发展的要求,本文开发了以4片ADSP-TS101S构成的紧耦合高速实时的并行信号处理系统。文章的第一章节介绍了论文的研究背景、意义和DSP的发展概况；第二章详细阐述了滤波运算的理论知识、实现方法,重点研究了时变加权滤波器的设计,按照一定参数对各种滤波器进行了研究和仿真,并给出了仿真结果；第叁章详细叙述了ADSP-TS101S芯片结构性能特点,并根据系统参数设计要求,给出了相应系统设计方案的实现框图；第四章介绍了ADSP芯片的集成开发环境——VisualDSP++4.0和软件开发流程；第五章详尽叙述了信号处理机的具体实现,给出了各个硬件功能模块的详细设计,以及部分功能模块的测试结果。实验表明,此高速实时并行信号处理系统具有良好的性能,达到了技术设计要求,可适用于多种场合。
张云伟[10]2005年在《实时并行信号处理技术在主动式声模拟系统中的应用》文中研究说明随着海洋科技的进展,潜艇、鱼雷、水雷和水下机器人等水下智能运动目标也得到长足的发展,升级换代周期缩短,性能特性提升明显。那么,如何检测水下运动目标的性能?怎样评估新一代水下运动目标所取得的进展?从该背景出发,经过算法仿真,本文研制了一套基于SHARC实时并行处理技术的主动式声模拟系统,用于检测某型水下智能武器的性能,主要任务是为某型水下武器海上试验提供检测设备。 系统软件的功能包括信号检测、信号特征提取和回波重发叁个主要方面。信号检测中,使用重迭保留法生成的滤波器对输入信号进行滤波,使用一阶递归滤波器来估计动态变化的背景噪声和比较计算脉冲宽度及重复周期。在该系统中,信号的特征主要指信号频率和强度,采用余弦函数法来测量频率和平方检测法来测量信号强度。回波重发包括辐射噪声、模拟回波亮点和多普勒模拟。 目前人们普遍认为微电子技术的发展已经接近其物理极限,因而对并行处理机技术的研究就显得更加迫切。当前,高速实时数字信号处理(DSP)技术已经取得了飞速的发展。高速实时DSP芯片的主要特点就是采用了各种并行处理技术,包括片内并行和片间并行等。片内并行有SIMD、MIMD、VLIW等方式,而片间并行包含松耦合和紧耦合两大类。本系统采用的即是松耦合的片间处理方式,由4片SHARC芯片构成硬件信号处理主体。各个功能性算法在各片DSP内合理分配,通过构造合适的数据包结构,经过八级全流水处理,以达到程序最大的处理效率。 系统成型后,进行了湖试,获取了各项数据,完成了预期的任务。
参考文献：
[1]. 并行信号处理系统研究[D]. 辛师勃. 南京理工大学. 2004
[2]. 嵌入式高速并行信号处理器研究与实现[D]. 蔡鹏. 北京理工大学. 2016
[3]. 水声阵列信号处理的并行实现研究[D]. 郭元曦. 哈尔滨工程大学. 2007
[4]. 基于多片C64x DSP的并行数字信号处理机的研究与实现[D]. 许丹丹. 哈尔滨工程大学. 2006
[5]. 基于ADSP21160的高速实时并行信号处理系统设计与研制[D]. 阎振华. 西北工业大学. 2005
[6]. 自适应数字波束并行信号处理实现[J]. 齐虹. 舰船科学技术. 2017
[7]. 短波多载波信号识别与参数估计[D]. 曹鹏. 解放军信息工程大学. 2010
[8]. 基于ADSPTS201S的并行信号处理系统的设计与实现[D]. 杨科技. 国防科学技术大学. 2011
[9]. 基于TS101的高速实时并行信号处理系统设计与研究[D]. 王明. 电子科技大学. 2008
[10]. 实时并行信号处理技术在主动式声模拟系统中的应用[D]. 张云伟. 哈尔滨工程大学. 2005
标签：计算机硬件技术论文; 并行处理论文; 信号处理论文; 实时系统论文; 嵌入式技术论文; 嵌入式系统设计论文; 嵌入式计算机论文; dsp论文; 雷达论文; dsp芯片论文; 算法论文; dsp技术论文;