导读:本文包含了前端流水线论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:流水线,标量,中频,微处理器,放大器,转换器,多线程。
前端流水线论文文献综述
钱宏文,陈珍海,于宗光[1]（2014）在《一种用于12位250MSPS流水线ADC的中频采样前端》一文中研究指出设计了一种具有中频采样功能的流水线ADC采样保持前端电路。采样保持前端电路采用基于开关电容的底板采样翻转式结构,运算放大器采用了米勒补偿型两级结构以提高信号摆幅,采样开关采用了消除衬底偏置效应的自举开关以提高中频采样特性。该采样保持前端电路被运用于一种12位250 MSPS流水线ADC,电路采用0.18μm 1P5M 1.8 V CMOS工艺实现,测试结果表明该ADC电路在全速采样条件下对于20 MHz的输入信号得到的SNR为69.92 d B,SFDR为81.17 d B,-3 d B带宽达700 MHz以上,整个前端电路的功耗为58 m W。(本文来源于《中国电子科学研究院学报》期刊2014年05期）
徐鸣远[2]（2013）在《一种用于流水线ADC无采样保持放大器模拟前端设计》一文中研究指出传统的A/D转换器都包含采样保持电路，缺点是在高精度、高采样率下，采样保持电路会消耗掉整个A/D转换器30%以上的功耗。本论文提出一种基于流水线A/D转换器的去掉前端采样保持电路的方案。在保证流水线A/D转换器系统性能不下降的情况下，去掉采样保持放大器的模拟前端电路来实现低功耗的目的。论文首先介绍了流水线A/D转换器前端电路的重要性，进而说明采样保持电路需消耗掉大量的功耗来达到系统要求的性能。论文提出了无采样保持放大器的模拟输入前端结构，该结构可达到系统的低功耗设计要求。论文所设计的模拟前端电路主要包括Sub-ADC模块电路和MDAC模块电路。论文在介绍了去除采样保持电路后的Sub-ADC和MDAC单元电路的性能对整个流水线A/D转换器性能的影响后，得出流水线A/D转换器对无采样保持放大器模拟前端电路的要求，并分析了前端电路对输入造成的延迟原因，提出前端Sub-ADC和前端MDAC的输入网路的匹配技术。接着给出了无采样保持放大器模拟前端电路的具体设计，其中包括高性能残差放大器设计、高速延迟稳定的比较器设计、高速自举开关、高精度MDAC、比较器阵列随机化的设计。通过版图合理的布局布线，匹配模拟前端各路径寄生参数造成的影响。最后解决了去掉前端采样保持电路后，Sub-ADC和MDAC对同一时刻模拟输入的处理问题。本论文设计基于14位精度的流水线A/D转换器，采样率为200MSPS，设计工艺采用0.18μm标准CMOS工艺，电源电压1.8V。对整个流水线A/D转换器在模拟输入频率70MHz，采样频率200MSPS下，测试的SNR达到71.7dB，SFDR达到78.1dB。功耗小于300mW。也即本论文提出的无采样保持放大器模拟前端电路在保证系统性能的前提下，有效的降低了系统功耗，满足高速高精度A/D转换器的低功耗应用。(本文来源于《电子科技大学》期刊2013-03-01）
朱成博,孙彩霞,王永文[3]（2011）在《微处理器流水线前端的设计与验证》一文中研究指出目前,高性能微处理器是整个信息技术和市场竞争的主要焦点,随着集成电路工艺的发展,采用传统超标量开发指令的并行性的投资回报率越来越低,利用多线程等技术开发更高层次的并行性已经成为处理器性能提升的必然趋势。本文采用分组混合式多线程调度策略对流水线前端进行设计,通过多个线程的指令交叉执行,来隐藏长指令延迟操作带来的流水线阻塞,保持流水线的满负荷工作。建立了比较完备的包括测试激励生成模块、存储模块、监控模块叁部分组成的验证环境。根据数据相关和资源相关的验证点给出了比较完善的验证方案,包括单线程和多线程的测试激励实现步骤。最后将测试激励加载到验证环境中,通过分析波形完成对流水线前端设计的验证,确保了验证结果的正确性。(本文来源于《第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）》期刊2011-08-12）
潘琢金,郑彩平,杨华[4]（2010）在《流水线前端资源分配及其性能影响研究》一文中研究指出动态超标量处理器的性能取决于流水线各段资源的配置情况,通常认为资源越多对性能提升越有利。对流水线前端资源的分配进行研究,发现各类资源的合理搭配更重要,资源配置过多或搭配不当可能产生负面影响。分析各类资源的潜在互相干扰、影响性能的现象、过程及深层次原因,并给出一些参考建议。(本文来源于《计算机工程》期刊2010年14期）
前端流水线论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
传统的A/D转换器都包含采样保持电路，缺点是在高精度、高采样率下，采样保持电路会消耗掉整个A/D转换器30%以上的功耗。本论文提出一种基于流水线A/D转换器的去掉前端采样保持电路的方案。在保证流水线A/D转换器系统性能不下降的情况下，去掉采样保持放大器的模拟前端电路来实现低功耗的目的。论文首先介绍了流水线A/D转换器前端电路的重要性，进而说明采样保持电路需消耗掉大量的功耗来达到系统要求的性能。论文提出了无采样保持放大器的模拟输入前端结构，该结构可达到系统的低功耗设计要求。论文所设计的模拟前端电路主要包括Sub-ADC模块电路和MDAC模块电路。论文在介绍了去除采样保持电路后的Sub-ADC和MDAC单元电路的性能对整个流水线A/D转换器性能的影响后，得出流水线A/D转换器对无采样保持放大器模拟前端电路的要求，并分析了前端电路对输入造成的延迟原因，提出前端Sub-ADC和前端MDAC的输入网路的匹配技术。接着给出了无采样保持放大器模拟前端电路的具体设计，其中包括高性能残差放大器设计、高速延迟稳定的比较器设计、高速自举开关、高精度MDAC、比较器阵列随机化的设计。通过版图合理的布局布线，匹配模拟前端各路径寄生参数造成的影响。最后解决了去掉前端采样保持电路后，Sub-ADC和MDAC对同一时刻模拟输入的处理问题。本论文设计基于14位精度的流水线A/D转换器，采样率为200MSPS，设计工艺采用0.18μm标准CMOS工艺，电源电压1.8V。对整个流水线A/D转换器在模拟输入频率70MHz，采样频率200MSPS下，测试的SNR达到71.7dB，SFDR达到78.1dB。功耗小于300mW。也即本论文提出的无采样保持放大器模拟前端电路在保证系统性能的前提下，有效的降低了系统功耗，满足高速高精度A/D转换器的低功耗应用。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
前端流水线论文参考文献
[1].钱宏文,陈珍海,于宗光.一种用于12位250MSPS流水线ADC的中频采样前端[J].中国电子科学研究院学报.2014
[2].徐鸣远.一种用于流水线ADC无采样保持放大器模拟前端设计[D].电子科技大学.2013
[3].朱成博,孙彩霞,王永文.微处理器流水线前端的设计与验证[C].第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）.2011
[4].潘琢金,郑彩平,杨华.流水线前端资源分配及其性能影响研究[J].计算机工程.2010
论文知识图
