高倍抽取率的数字下变频设计

高倍抽取率的数字下变频设计

论文摘要

数字下变频(Digital Down Converter,DDC)是将高速数据率的中频数字信号下变至低速数据率的中频信号的一门技术,其在卫星通信,移动通信、雷达探测以及广播通信等领域有着极其广泛的应用。本文针对高倍抽取率的数字下变频技术进行研究,提出基于数字混频器、积分梳状(Cascaded Integrator Comb,CIC)滤波器、半带(Half Band,HB)滤波器以及有限长冲激响应(Finite Impulse Response,FIR)补偿滤波器等进行级联实现的640倍抽取率的数字下变频方案。本文提出的方案已经过仿真和硬件验证,具有一定的有效性和可靠性,具有一定的工程实践价值。本文将运用MATLAB、Xilinx ISE和Modelsim SE联合仿真对抽取率达640倍的数字下变频方案进行论述说明。

论文目录

  • 0 引言
  • 1 高倍抽取率的数字下变频方案设计
  •   1.1 数字中频正交化设计
  •   1.2 抽取滤波结构设计
  •     1.2.1 CIC抽取滤波器
  •     1.2.2 HB滤波器
  •     1.2.3 FIR补偿滤波器
  • 2 FPGA实现
  • 3 仿真分析与验证
  • 4 结束语
  • 文章来源

    类型: 期刊论文

    作者: 张凯,陈龙,秦奋,田宇,陈翔

    关键词: 数字下变频,高抽取率,软件无线电,信号处理

    来源: 火控雷达技术 2019年04期

    年度: 2019

    分类: 工程科技Ⅱ辑,信息科技

    专业: 航空航天科学与工程,无线电电子学

    单位: 上海航天电子技术研究所

    分类号: TN713;TN773;V556

    DOI: 10.19472/j.cnki.1008-8652.2019.04.008

    页码: 33-37

    总页数: 5

    文件大小: 2126K

    下载量: 98

    相关论文文献

    标签:;  ;  ;  ;  

    高倍抽取率的数字下变频设计
    下载Doc文档

    猜你喜欢