吕志鹏[1]2004年在《16位微处理器在FPGA上的设计与原理实现》文中研究说明微处理器的设计与制造技术是当前我国蓬勃发展的高新技术。揭示微处理器的内部结构与工作原理,是本文的重要目的。本文介绍了RISC微处理器IP核的设计与实现。经过对微处理器的内部结构深入地研究、探讨,结合微处理器的工作特性,采用Verilog HDL语言描述了一个具备一定功能、速度较快的16位微处理器,具有良好的可读性、可扩展性与可移植性。微处理器采用哈佛体系结构、12 位指令字长和16位数据位长,通过设计单周期指令、在内部设置多个快速寄存器及采用硬布线逻辑代替微程序控制的方法,加快了微处理器的速度,提高了指令的执行效率。论文分析了处理器内部部件的工作原理,详细阐述了微处理器的取指单元、译码单元、执行单元、寄存器组和控制核心的设计。取指单元主要由8位PC(程序计数器)和两级堆栈寄存器构成,可以寻址256个,同时非常容易扩展为16位的地址;跳转指令可以控制PC的取值,直接寻找到目标地址;而且由两级堆栈提供了两级子程序嵌套。译码单元由指令缓存器和指令译码器构成,针对12位的指令代码翻译成16位控制信号,传送给处理器内部各个部件,用以保证各部件正常工作。执行单元负责处理器的算术逻辑运算,是处理器的核心单元,大多数指令都在这个单元中进行运算操作。此处理器的执行单元提供了加、减算术运算和与、或、非、异或等逻辑运算,还有交换、移位操作,满足大多数的需求。寄存器是处理器内部数据存取的中枢,负责保存中间变量。处理器的工作状态、各种数据的保存、处理都基于寄存器来确定、完成,可以减轻执行单元的负担,也大大提高了微处理器的性能。控制核心负责协调微处理器中各部件的工作,控制指令和数据依取指、译码、执行的顺序正确流动。为了更好地验证设计思想,借助EDA工具对微处理器的工作状态进行了软件仿真,给出仿真结果,仿真波形验证了微处理器的工作符合预想。最后用EDA工具对设计代码综合、实现,并下载到FPGA上,进行了简单的硬件验证。
潘宗树[2]2007年在《基于Nios Ⅱ的SOPC系统设计与研究》文中认为随着微电子技术和计算机技术的飞速发展,PLD、EDA、SOPC、IP核、嵌入式系统等新概念新技术层出不穷,新技术的应用迅速渗透到电子、通信、仪器仪表、航空航天等领域,有力地推动了社会生产力的发展和社会信息化程度的提高。嵌入式系统的设计正在向片上系统(SOC)的方向发展,基于FPGA和Nios II嵌入式软核的可编程片上系统(SOPC)以其设计灵活、可裁剪、软硬件可编程等特点和优势,近来为广大设计者所关注。但是目前国内相关方面的研究和应用还未普及,所以对基于Nios II的可编程片上系统的研究就有着重要的意义。SOPC是基于可编程逻辑器件的可重构片上系统,它作为SOC和PLD/FPGA相结合的一项综合技术,结合了两者的优点。SOPC集成了硬核或软核CPU、DSP、锁相环、存储器、I/O接口及可编程逻辑,可以灵活高效地解决SOC方案,而且设计周期短,设计成本低,因此非常适合两者的应用领域。对于目前竞争激烈的市场来说,提供了先进的技术和广泛的产品应用领域。论文以Altera公司的Cyclone II系列EP2C35为核心芯片,力求设计通用的精简试验平台,并以此平台为基础深入研究SOPC系统的硬件系统设计和软件开发方法,详细测试和验证系统存储模块和常用外围模块,深入理解NiosII软核机制,归纳总结基于NiosII的SOPC设计方法和经验,并设计实现基于Nios II的全彩LED景观灯控制系统,为今后在电子通信领域、工业控制等方面应用SOPC的工作打下坚实的基础。本论文主要内容包括:1.基于FPGA的SOPC系统的硬件电路设计,包括FPGA主芯片电路设计、JTAG与AS下载与调试接口、存储器接口电路、其它外围电路、电源时钟和复位电路设计等;2. SOPC系统硬件和软件的开发方法、存储器及常用外围设备的编程控制及测试;3. Nios II软核机制、Nios II IDE中应用程序的开发以及μC/OS-II嵌入式实时操作系统的移植;4.基于Nios II的全彩LED景观灯控制系统设计。
洪胜峰[3]2007年在《基于嵌入式技术的军用车辆车载显控终端的研制》文中认为随着现代信息技术、电子技术、计算机控制技术不断渗透进军用车辆的每寸空间,各种基于军用车载机动平台的电子应用系统应运而生。车辆操控人员迫切需要一种操作简单、界面人性化、功能全面的车载显控终端,用于替代传统的单一功能仪表、按钮,以降低军用车辆的控制复杂度和布线维护难度。本课题致力于研制具有更高集成度和自主知识产权的军用车辆车载显控终端。本文根据国外军用车辆电子系统的现状和嵌入式技术的发展趋势,提出了基于新型嵌入式技术——SOPC技术的总体解决方案。本文论述了车载显控终端的原理,详细比较和论证了车载显控终端的设计和实现方案,并最终确定了采用基于FPGA的硬件开发平台,利用SOPC技术进行软硬件协同设计,以满足高性能处理要求、灵活性要求及降低成本的目标。本系统选用Altera公司的Cyclone II系列EP2C20器件作为车载显控终端的主控芯片,并在本文中给出了主要功能模块的电路设计。论文的一个重要研究内容是对本系统人机界面的设计,包括触摸屏的硬件、软件设计,LCD控制器IP核的设计,显示功能软件设计以及综合管理功能的设计。论文研究的另一个重要内容是基于多种现场总线的通信网络设计。该网络采用1553B总线、MIC总线和CAN总线组成混合总线通信网络对车内所有系统进行实时监控。为提高CAN总线在军事环境下通信的可靠性,提出了双CAN总线冗余运行的设计思想,对基于FPGA平台上的双CAN总线冗余运行进行了方案论证、硬件电路设计、控制器IP核设计以及CAN通讯协议的制定,软件编写等。最后,根据本系统实际研究开发结果,总结分析了系统的特点,并对下一步设计工作进行了展望。
刘守山[4]2007年在《超声数字信号处理系统可重构架构的研究》文中提出本文研究的主要内容是建立在可重构计算基础上的超声无损检测数字信号处理系统架构的建立，以及相关超声数字信号处理方法的可重构架构实现。第一章绪论本章对超声无损检测中数字信号处理方法、超声成像技术以及数字信号处理系统架构进行了综述。针对现代超声无损检测技术数字信号处理方法的多样性、相关运算的复杂性、以及现代超声成像技术对数字信号处理系统在运行的实时性、快速性、灵活性等系统性能方面要求的日益提高，分别对专用超声数字信号处理系统和基于通用微计算机的超声数字信号处理系统两种常用基本系统架构进行了分析，并指出了两种基本系统架构在提高上述性能要求方面所面临的不足之处。在两种系统架构的改进过程中，可重构计算技术已经得到了较为广泛的应用，但可重构计算技术在其中的应用范围和程度较为有限，其主要作用是用以替代分立逻辑器件完成较为简单的系统不同功能器件的接口任务，现有的可重构计算技术的功能并没有得到更为深入的应用和充分的发挥，针对这种情况，提出了对可重构计算技术在超声无损检测数字信号处理系统中进一步系统化的应用进行研究的目标。在确定了本文研究目标的基础上，根据可重构计算技术及无损检测超声数字信号处理技术的特点，确定了本文研究中拟解决的关键问题，最后确定了本文的研究内容。第二章超声数字信号处理系统可重构架构的软硬件一体化模型对嵌入式系统的传统设计方法和软／硬件协同设计方法进行了分析，指出了两种方法在实际应用系统设计中的不足之处，根据超声无损检测数字信号处理方法的多样性，及实际系统中重构粒度较大的特点，提出了建立系统可重构架构软硬件一体化模型的思想。在这一思想下，对组成系统的基本架构进行了进一步的研究，相应地建立了功能单元的通用模型，并对其组成结构进行了进一步的分析，重点建立了功能单元中的控制模型—有限状态机模型。最后进行了软硬件一体化模型在超声数字信号处理系统设计中的应用研究。第叁章动态重构调度与配置及超声信号处理应用架构研究针对可重构信号处理系统中动态重构对系统性能的影响，对系统重构调度与配置进行了分析。建立了基于虚拟内存管理的最优方法——最近最少使用(LRU：Least Recently Used)方法的重构调度与配置机制。并以实际应用为目的，以实际超声无损检测系统中的含缺陷信号的特征提取和模式识别为对象，进行了相应的重构调度机制和信号处理过程的可重构架构的设计与实现。第四章小波提升算法的可重构架构及其在超声信号消噪中的应用以超声信号消噪为目的，对离散小波提升算法的特点，及其在硬件实现方面相对于离散Mallat算法的优点进行了分析。在此基础上，确定采用小波提升算法的迭代VLSI架构，进行其在可重构系统中的硬件实现。针对原迭代架构在实际应用中的不足之处，提出了小波提升算法的多级流水线结构，最后进行了在自适应小波阈值超声信号消噪中的应用研究。第五章基于PCI总线的超声信号协处理系统的设计针对实际需要，以FIFO器件作为数据采集队列，进行了数据采集及传输通道的构建，包括数据采集A／D、FIFO与后级信号处理任务的接口、FIFO与后级数据存储器SDRAM之间，以及可重构硬件中的信号处理功能单元与SDRAM之间等接口控制电路的设计。确定了基于PCI总线主模式写和从模式读方式的数据传输机制，以及相关接口电路。结合ALTERA公司的FPGA，对FPGA的配置方式进行了分析，针对执行不同任务的FPGA，分别采用了被动串行方式和通过PCI接口进行FPGA动态数据加载的方式对FPGA进行配置。最后，建立起了可重构超声信号协处理系统总体架构。第六章总结与展望对本文的研究工作及创新点进行了总结，针对所建立的可重构超声信号处理系统及研究内容的不足之处，对将来需进行的进一步工作进行了展望。
裴慧卿[5]2008年在《基于MSP430的手持式LCR数字电桥的设计与实现》文中研究指明论文设计了一种用于测量元器件参数的新型手持式LCR数字电桥,该电桥能够测量电阻、电容、电感的值及相关辅助变量。测量电桥由参考信号源产生电路、半桥测量电路、相敏检波器、A/D变换器、微处理器、键盘与LCD等构成。在标准信号源产生电路的设计中,利用FPGA芯片和滤波电路,产生精确的测量频率以及A/D转换器的时钟频率。半桥测量电路由四级标准电阻和高精度集成运算放大器组成,能够自动选择相应的标准电阻档级,完成量程自动转换。另外系统中还对信号进行放大控制,使小阻抗的测量过程中可得到精确的采样信号。系统采用模拟相敏检波电路技术和双积分式高精度A/D变换器,并结合自由轴法测量提高了测量精度。微处理器芯片选用了MSP430系列低功耗16位单片机MSP430F449。各功能模块的选择和执行由3×3键盘阵列控制,键盘阵列的实现使用了MSP430F449中断技术,并使用双功能键技术。测量结果显示在LCD上,主显示为5位,副显示为4位。系统的功能有:被测元件类型选择;测量频率选择;等效连接方式选择;工频干扰选择;数据保持(Data Hold);Flash存储;筛选;蜂鸣器(Beep);相关辅助变量计算;电池电压检测和低压警示;RS232传输等功能。论文中阐述了硬件设计原理和软件算法的实现问题,并且在获取大量测量数据的基础上,进行了误差分析和软件校正。系统具有精度高,耗电低,结构紧凑等特点。系统基本测量精度:0.5%。电桥的测量范围:R:1Ω～10MΩ;L:10uH～100mH,C:100pF～10uF。供电电压:9v,电流:50mA～60mA。
王明虎[6]2004年在《16位精简指令集微处理器软核的设计研究》文中提出自从1971年英特尔诞生了第一个微处理器--4004以来，微处理器以惊人的速度发展至今。微处理器的发展融合了当今IC设计和制造的最新技术，微处理器的发展水平也反映了IC的设计水平。而我国从1997年才开始研制出具有自主知识产权的微处理器，但在设计水平和制造工艺上与国外还有很大差距。 本文设计了一个16位精简指令集微处理器软核16RMPU，主要研究微处理器的指令系统、控制器、总线和时钟等设计。具体工作包括对微处理器理论的深入研究，并在此基础上完成16位RISC微处理器软核16RMPU的系统级设计，实现系统功能定义和系统划分；完成软核各个模块的算法级设计和RTL级设计，并对软核的RTL级代码进行仿真和FPGA验证；对软核进行DC(Design Compiler)综合，生成后端布局布线所需要的网表文件，最终实现微处理器软核的设计。 本文的微处理器软核的设计实现了系统级设计的所有功能，软核的性能也在FPGA验证平台上得到了验证。本文是对微处理器设计中一些设计思想的实现(如采用硬布线逻辑来实现微处理器控制器)，并积累了一些宝贵的设计经验，可为其他设计提供有益的参考。
于洋[7]2009年在《面向教学的16位微处理器的FPGA设计与实现》文中研究指明在计算机组成原理以及计算机系统结构等教学实验中,微处理器是进行实验的必备工具,它提供了学生实验的软硬件平台。近几年随着计算机和微电子技术的发展,微处理器的设计和实现一直是国内外研究的热点。目前国外高校的计算机及电子相关课程都已经把微处理器的设计作为一项重要内容,实验的灵活性以及留给学生的创作空间也很大。国内传统的计算机组成原理实验是在微处理器结构等都相对固定的情况下进行的,学生主要进行功能验证,缺少自主设计和创新过程。为改变国内微处理器实验教学现状,必须改进现有的微处理器教学方法,设计一种灵活性可靠性和可扩展性兼具的微处理器实验,充分发挥实验作用。鉴于此,本论文进行了实验微处理器的设计研究。本微处理器采用Verilog硬件描述语言设计了该微处理器,在Xilinx SpartanII系列XC2S150 FPGA上实现,并且在实验设备上验证了所有的指令功能。论文部分首先介绍了国内外发展状况,微处理器实验设计的意义以及本微处理器的开发环境与开发语言。对于微处理器设计而言,指令系统的设计以及微处理器可以实现的操作类型,是设计微处理器首要考虑的问题,文章随后介绍了指令集的构建、实现的指令功能和多种寻址方式的实现,将微处理器可实现的算术逻辑运算、移位转移、出栈入栈、子程序调用、自增自减等操作一一说明；寄存器寻址、寄存器间接寻址、变址寻址、相对寻址、立即寻址、直接寻址、间接寻址等7种常用寻址方式的实现也有具体阐述。之后给出了微处理器的数据通路,控制器运算器部分的实现过程,这部分也是文章的重点介绍的部分,对运算器和控制器的设计,应该考虑速度和资源两方面。文章介绍了运算器设计过程中对提高速度,减少占用资源方面的考虑所进行的设计；控制器部分涉及内部结构以及实现方法、控制存储器的分配设计、各种指令如何用微程序实现等。文章最后通过两个应用程序,说明微处理器的工作过程。本微处理器具有很好的通用性和灵活性,可根据不同的实验要求下载微处理器的不同部分,进行部件或整机实验。对于难度要求不高的实验者,可以先对指令系统,指令格式,寻址方式,数据通路,运算器,微程序控制器进行验证,再对整个微处理器运行进行实验,将课堂所学知识与动手实践相结合,循序渐进的掌握微处理器各个部件功能和各部件之间的相互协作。微处理器同时也为实验者留有创新空间,实验者可以在原有微处理器的基础上,向微程序控制器中写入新的微程序代码,增加微处理器的指令功能,或更改处理器各个部件的结构,这使得实验者动手设计微处理器成为可能,为微处理器实验教学带来很好的效果。
陈崇森[8]2008年在《数控机床永磁同步电机伺服驱动系统关键技术研究》文中研究说明数控技术和数控装备是制造工业现代化的重要基础,直接影响到一个国家的经济发展和综合国力,关系到一个国家的战略地位。数控机床由机床本体和数控伺服系统构成。伺服系统是以机械位移为直接控制目标的自动控制系统。数控机床进给伺服系统控制机床各坐标轴的切削进给运动,伺服系统执行来自CNC装置的运动指令。伺服驱动系统的性能在很大程度上决定了数控机床的性能。数控机床的最高移动速度,跟踪速度,定位精度等重要的指标都取决于伺服系统的动态和静态性能指标。本文在对永磁同步电机伺服驱动系统的总体设计框架进行简要介绍的基础上,重点对驱动装置的内部供电电源、伺服驱动装置的故障诊断以及伺服驱动装置的软件结构等关键技术进行了深入的研究和探讨,其主要内容为:分析了电流连续和电流断续两种工作模式下反激式开关电源的数学模型,设计制作了工作于电流连续模式的基于TOP244的8路反激开关电源的电路,该电源已经应用于实际驱动装置,测试和运行表明电源满足设计要求。简要介绍了工作于电流断续模式的基于M51995的8路反激开关电源的设计。故障诊断保护功能为伺服驱动系统的安全运行和工作人员的人身安全提供了有力保障,而面板参数输入等辅助功能进一步提高驱动器的智能水平。对伺服驱动系统的常见故障进行分析并归类,整理出故障处理事项,构思每一事项实现的软硬件设计,详细叙述了各事项的具体实现方法及在DSP或FPGA上的编程。通过基于状态机的VHDL编程实现面板参数输入,并实现参数的DSP自动存储。通过TMS320F2812的SCI模块实现与上位机的串行通讯。伺服驱动器除了要实现叁闭环控制等任务外,还需具备参数输入,故障诊断保护,RS232/485通讯,CAN总线通讯等功能,要求TMS320F2812有多任务实时处理的能力,通过移植μC/OS-II实时内核,合理设计各运行任务,使整体软件设计结构清晰,可靠性和可扩展性增强,提高了程序开发的效率。
朱园园[9]2013年在《基于FPGA技术的新型贴片机贴装头通用控制系统研发》文中指出随着电子工业的飞速发展，贴片设备已被广泛应用于大规模电子组装生产上。作为电气互联技术的主要组成部分和主体技术的表面组装技术即SMT。经过20多年的发展，目前SMT已经成为现代电子产品的PCB电路组件级互联的主要技术手段。在PCB生产中，元器件贴装是整条生产线的瓶颈，是决定整条生产线生产效率的关键。贴装头是贴片机的核心执行部件，是一个复杂的、机械与电气特性紧密结合的系统。它在控制系统的控制下准确地完成准确快速地拾取元器件，并通过视觉系统自动校正位置，将元器件准确地贴放到指定的位置。贴装头的发展是贴片机进步的标志。现有贴片机贴装功能的实现，基本是采用各功能模块之间互相连接搭建的贴装头部电气系统。比如有控制输入输出信号的I/O板卡、视频图像采集板卡采集图像、运动控制板卡控制头部电机运动等。现有的设计方案使系统结构复杂，对结构设计要求高、成本偏高、系统的稳定性下降、增加了控制软件的复杂度等。论文针对现有贴片机贴装头电气部分的设计和功能需求，为了满足高速高精度贴片机贴装头的电气部分设计的高集成度和通用性,将贴装头部所有的功能设计都集成到一个通用的板卡上。采用FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片构建一个SOPC(System On Programmable Chip)系统，加入相应的电路模块，构成一个完整的通用型的贴装头控制系统。本文的研究工作主要有以下部分：(1)分析和定义了新型贴片机贴装头通用控制系统的功能，确定了以FPGA平台的核心处理系统设计方案。(2)针对新型贴片机贴装头通用控制系统的功能需求，实现了基于Xilinx Spartan-6系列FPGA的硬件平台及外围功能模块的设计和调试。(3)在FPGA平台上定制基于Microblaze微处理器软核的SOPC系统，设计实现了基于Xilkernel嵌入式操作系统的通用控制系统软件功能。(4)基于VHDL设计了CCD图像采集控制系统IP核和VGA接口控制器IP核设计，实现了新型贴片机贴装头通用控制系统的图像采集和监控功能。
葛保建[10]2008年在《基于SOPC的软硬件协同设计平台的研究与实现》文中指出随着信息技术的高速发展,微电子工艺技术的不断革新和计算机体系结构理论的完善,嵌入式技术不断取得新进展,SOPC(System on Programmable Chip)作为SOC和CPLD/FPGA相结合的一项综合技术,集合了两者的优点,成为可编程技术发展到一定阶段的必然产物。对于嵌入式系统产品开发来说,SOPC技术缩短了开发周期,降低了产品开发的风险。Nios II嵌入式处理器是基于SOPC技术的一个32位软核微处理器,它是一个可变结构、通用的RISC型嵌入式处理器。整个Nios II系统的设计过程充分体现了嵌入式系统软硬件协同设计,可重配置,面向用户,面向应用的SOPC技术设计思想。除此之外,应用与Nios II相关的集成开发平台和辅助开发工具SOPC Builder使嵌入式设计者能非常方便地设计构造以处理器为基础的系统,加快Nios II系统的设计与验证环节的开发速度,对于嵌入式系统的产品开发和应用,提供了极具优势的支持。本文工作来源于武汉市科技计划项目“ASIC综合实验与应用开发系统研发”(项目编号:20043007077-19),本项目的设计目标是针对本科教学过程中所涉及的计算机组成原理,单片机等课程的实验教学,为学生提供实验平台。文中主要讨论了SOPC软硬件协同设计这一方法学在项目设计过程中的应用,对SOPC系统开发部分中,所完成的设计进行了详细的阐述,这一系统开发完成了叁部分内容:1.开发板的原理图和PCB版图设计,开发板安装与调试;2.硬件系统控制逻辑定制,包括Nios II处理器及相关外设的IP核定制设计,并设计自定义外设的控制逻辑;3.针对现有硬件资源,对操作系统μClinux进行模块化定制,设计集成在其开发环境中,并设计LCD液晶显示应用程序在系统上稳定运行。项目实现了一个集ASIC分离元器件实验设计,单片机实验设计,CPLD/FPGA实验设计及SOPC实验设计为一体的实验装置,现已在江汉大学计算机学院硬件实验室投入稳定应用。
参考文献：
[1]. 16位微处理器在FPGA上的设计与原理实现[D]. 吕志鹏. 清华大学. 2004
[2]. 基于Nios Ⅱ的SOPC系统设计与研究[D]. 潘宗树. 武汉科技大学. 2007
[3]. 基于嵌入式技术的军用车辆车载显控终端的研制[D]. 洪胜峰. 中国海洋大学. 2007
[4]. 超声数字信号处理系统可重构架构的研究[D]. 刘守山. 浙江大学. 2007
[5]. 基于MSP430的手持式LCR数字电桥的设计与实现[D]. 裴慧卿. 北京交通大学. 2008
[6]. 16位精简指令集微处理器软核的设计研究[D]. 王明虎. 合肥工业大学. 2004
[7]. 面向教学的16位微处理器的FPGA设计与实现[D]. 于洋. 江苏大学. 2009
[8]. 数控机床永磁同步电机伺服驱动系统关键技术研究[D]. 陈崇森. 华南理工大学. 2008
[9]. 基于FPGA技术的新型贴片机贴装头通用控制系统研发[D]. 朱园园. 华南理工大学. 2013
[10]. 基于SOPC的软硬件协同设计平台的研究与实现[D]. 葛保建. 武汉科技大学. 2008
标签：计算机硬件技术论文; fpga论文; 指令周期论文; 数字信号处理芯片论文; 技术原理论文; 应用架构论文; 功能分析论文; 计算机指令论文; 重构论文;