论文摘要
在为粒子加速器设计定时系统时,通常采用集成高速串行收发器的FPGA来实现。为了消除串行收发器恢复时钟相位的不确定性,本设计利用串行收发器接收端恢复数据检测时钟相位,然后采用"重启法"实现恢复时钟相位的固定。该方法不需要额外的硬件设计,只使用一路串行收发器和少量硬件语言编程,简单易行,并经过了实验室验证。
论文目录
文章来源
类型: 期刊论文
作者: 刘智,雷革,徐广磊
关键词: 串行收发器,时钟数据恢复,时钟同步
来源: 核电子学与探测技术 2019年06期
年度: 2019
分类: 工程科技Ⅱ辑,信息科技
专业: 核科学技术,无线电电子学
单位: 中国科学院大学,中国科学院高能物理研究所
分类号: TL50;TN791
页码: 673-677
总页数: 5
文件大小: 546K
下载量: 16