导读:本文包含了数字信号处理模块论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:数字信号处理,误差,可编程,模块,毫米波,电阻率,数字。
数字信号处理模块论文文献综述
闫晶红[1]（2018）在《随钻电阻率数字信号处理模块研究》一文中研究指出随钻电阻率电路中,主控电路至关重要。主控电路中,数字信号处理模块用于数字信号的处理运算。当今数字电路处理技术领域中,DSP技术以其独到的优势成为应用最广泛的核心技术之一,与其他的技术方案相比,DSP在需要实时处理大量数字信息的场合中是最佳的选择。介绍了数字信号处理模块在电阻率电路中的应用。(本文来源于《西部探矿工程》期刊2018年06期）
林祥轩[2]（2018）在《20GSPS示波器数字信号处理模块设计》一文中研究指出数字信号处理技术在当今示波器领域中应用得越来越广泛。诸如正弦内插,低通、高通等滤波处理,FFT算法,数字触发,ADC校正,频域补偿,眼图等数字信号处理技术都已应用到各类示波器当中。而随着现代亚微米芯片技术的发展,ASIC和FPGA凭借其内嵌的丰富硬核种类及并行结构,逐渐成为了数字信号处理系统的主芯片。本文将基于20GSPS示波器系统着重研究并设计其数字信号处理模块中的TIADC系统误差校正功能和示波器系统的频域补偿功能,并探讨在FPGA中进行数字信号处理的实现方案。本文的主要研究内容如下:(1)研究20GSPS的TIADC系统中的误差校正。分析TIADC系统中的误差模型,提出了基于FFT谱分析的TIADC误差估计方法,并与传统方法进行了对比。在比较多种校正方案后采用模拟校正和数字后校正结合的方式实现了对偏置、增益和时间这叁类误差的校正。(2)研究示波器系统的频域补偿技术。基于现有平台,分析比对能够提升示波器测量带宽的方法。提出基于频域补偿技术提升系统测量带宽的方案,并仿真验证其可行性。针对该方案,提出一种适用于多通道的频域补偿快速校正方法,节约了人力和时间成本,提高了校正效率。(3)研究基于FPGA的数字滤波技术。首先结合本项目的数据处理架构对不同数字滤波器的特点进行分析,之后对FIR滤波器的多种FPGA实现结构并结合FPGA芯片的内部资源数量进行分析,得出适合本系统的全并行和半并行滤波器架构,并且运用于频域补偿的数字后校正。实验和测试结果表明,本文实现了TIADC系统的偏置、增益和时间误差校正,TIADC系统的采集性能得到了提升。此外,示波器系统的测量带宽经过频域补偿后已得到提升,经验证达到4GHz。(本文来源于《电子科技大学》期刊2018-04-11）
李继猛,谢平,江国乾,林洪彬,杜义浩[3]（2016）在《基于目标驱动的数字信号处理课程模块化教学改革》一文中研究指出结合测控技术及仪器专业培养需求及教学改革现状,以学生创新实践能力综合培养为目标,针对测控专业数字信号处理课程教学活动中存在的问题与不足,基于CDIO理念提出了"基于目标驱动的数字信号处理课程模块化教学改革"新思路。该教学模式构建了由课堂讲解、MATLAB作业、综合实验、课堂讨论、项目设计等环节构成的模块化教学体系,通过建立课程培养目标能力需求,强化重点内容,引导学生进行自主探究式学习;通过设定问题和目标引导学生自主实践,培养其学习兴趣和主动学习能力。这种教学模式将理论教学和实践教学有机结合,以锻炼学生综合应用所学知识解决信号处理相关问题的能力,增强学生团队协作及合作交流能力,实现学生学术理论素养和创新实践能力的综合提升。通过两年的教学改革实践,在教学质量改善和学生综合能力提升等方面取得了良好效果。(本文来源于《教学研究》期刊2016年04期）
李晓恩[4]（2014）在《取样示波器数字信号处理模块设计与实现》一文中研究指出取样示波器具有高带宽和高采样率,能够测量高速快变电子信号。取样示波器的数字信号处理模块是取样示波器必不可少的部分。本论文阐述了取样示波器的基本框架,并结合本项目的取样示波器仪器来阐述本论文的取样示波器的数字信号处理模块的设计方案及其实现。该数字信号处理模块的工作内容从总体上可以分为数字信号处理模块的硬件的设计与实现和其软件的设计与实现,从具体的实现内容可以分为:与上位机通信、控制底层FPGA采集系统、接受并处理来自采集系统的原始数据、bootloader。硬件设计的内容包括:建立最小系统、采用网络与上位机PC来建立通讯,与底层FPGA通过外部存储器接口和GPIO等接口建立通信。本设计的硬件选取以TI公司的TMS320C6747为核心的数字信号处理平台。由于该平台具有丰富的接口,如:网络接口、外部存储器接口、USB、UART、SPI等,所以该平台能实现设计要求。硬件的实现流程是:硬件设计方案确定后,投版,然后对新电路板的调试。调试内容分为单板调试与联机调试。单板调试的内容有:与本设计相关的网络、中断、启动等模块功能的调试,以及与上位机的脱机调试。联机调试的内容有:与底层FPGA之间的握手与通信,控制仪器的采集系统等内容。最终的硬件测试结果是硬件各个模块均能正常工作,并且实现联机的所有测量内容。本设计的软件的操作系统采用DSP/BIOS内核,并采用网络开发套件(NDK)来设计网络通信,进而设计一套多线程并发执行的软件程序。该多线程是一个父线程,两个子线程。父线程作为网络服务器端的守护线程,并一直存在直至系统关闭。两个子线程可以解析上位机网络命令,与底层FPGA通信,并通过这两个子线程完成并发执行。另外软件设计包括bootloader内容。由于高速取样示波器的时基误差导致测量结果不完善,所以本文对时基误差做了概述。时基误差包括时基抖动和时基失真。本设计采用总计平均的方法对随机噪声做了处理,采用正弦拟合的方法对时基失真做估算。经过调试,本设计的性能满足设计需求。本设计实现了取样示波器数字信号处理模块的基本功能,并估算了仪器的时基失真。(本文来源于《电子科技大学》期刊2014-05-15）
邢和禹[5]（2014）在《RF对消系统中误差检测模块与数字信号处理研究》一文中研究指出射频对消系统主要是为了解决单天线收发组件隔离度不高的问题而提出的。误差检测和数字信号处理(DSP)模块又是该系统中重要的组成部分。模块主要是完成泄露信号信息的提取工作,就是把从发射通道泄露到接收通道中的剩余误差信号的信息通过误差检测模块提取出来,并把提取出的信号进行数字信号处理,从而得到两路控制信号。控制信号会通过控制IQ适量调制器来调节馈通信号的幅度和相位来实现与泄露信号的对消工作。其中误差检测模块采用二次变频方案实现,数字信号处理模块采用模数数模转换电路与DSP开发板来实现。误差检测模块采用混合集成方式来实现,由于工作频段在毫米波波段中,以往研究较少,对于以后该波段的毫米波电路的设计以及应用有重大帮助。首先,在第一章中对模块的功能与作用进行了简单的介绍,对国内外文献中相关工作的设计和实现进行研究。第二章主要对模块的原理进行详细的阐述,通过对电路的分析来确定实施的具体方案。在第叁章中对误差检测模块中所需要应用的无源电路进行仿真与分析,通过对比各种结构的优劣来决定适用于该模块的具体结构。第四章则是误差检测模块有源电路的设计,对模块所需有源器件进行理论研究和分析,并通过所需要求来选定应用在模块中的MMIC芯片。第五章对数字信号处理模块进行整体结构的设计,通过模数数模电路的设计来实现DSP开发板的输入输出工作,对于适用于数字信号处理的算法进行研究与仿真工作。第六章是对模块整体方案的实现与测试进行介绍,包括射频电路、腔体和PCB板的加工,以及后续装配的要求与步骤。第七章对全文进行了总结工作,对于未来的进一步工作提供了方向。(本文来源于《电子科技大学》期刊2014-04-10）
孙智勇[6]（2013）在《RFID系统中数字信号处理模块的设计与实现研究》一文中研究指出射频识别技术（RFID）被广泛应用于供应链的管理、制造业流程检测、移动物资追踪等物联网领域。但是，RFID系统中阅读器关键芯片的核心技术掌握在国外厂商手中。为了突破技术壁垒，本文开展了基于FPGA的RFID阅读器数字基带的设计并着重对数字信号处理模块中的实现研究与其中的数字信号处理模块，即成形滤波器和解码器进行深入研究。系统为节约频谱资源和减小传输误码率，在发送端中采用了成型滤波器。本文在此基础上提出了一种新型的具有流水线结构的成形滤波器的设计。该滤波器还具有在固定系数下频率可调的特性。论文首先采用MATLAB软件进行仿真和理论分析确定滤波器架构及系数，然后用Modelsim对采用Verilog HDL设计的滤波器进行仿真测试，最后在FPGA上进行了实现、优化。根据对信号频谱的分析，设计的成形滤波器达到RFID系统的需求，同时资源消耗较其它设计有所减少。编码技术能有效提高数字信号信噪比，实现信号同步，因此通信系统多使用一定的编码方式处理收发的数据。这就需要信号的接收端有一个高效的解码器。论文首先分析了无源RFID阅读器接收端对解码器电路的设计要求，深入探讨了现有的解码器的优缺点。接着，文中提出了一种新型检测信号帧尾的方案，并通过对已有解码器的深入研究，设计了采用此帧尾检测机制的高速解码器结构。最终，解码器在FPGA平台上得到了实现。实现结果表明，本文设计解码器能使40KHz传输频率下的信号解码延时从大于12.5us降低到2us。本文设计的数字基带与射频部分、上位机软件部分进行了联调。数字基带是RFID系统的中间环节，既要与射频部分进行信息交互，也要与软件系统进行通信。本文对具体的接口设计进行了介绍，分析了系统实现上的难点。最后，无源UHF RFID系统联调成功。同时，本文对系统的测试结果进行了详细分析。(本文来源于《杭州电子科技大学》期刊2013-12-01）
芶冬荣,张道萍,柴小丽,杨影[7]（2013）在《SCA型高速通用数字信号处理模块设计》一文中研究指出根据软件通信体系结构对数字信号处理模块通用性、灵活性以及功能软件化、软件动态加载的要求,采用可编程器件构建模块,实现中频以下高速信号的数据处理与传输功能。该模块采用AD/DA实现高中频信号模数变换,通过现场可编程门阵列(FPGA)实现逻辑简单、实时性强的混频、滤波处理,通过数字信号处理器(DSP)实现复杂的信号处理及信道编解码处理,利用通用处理器实现复杂而灵活的控制管理以及动态加载DSP和FPGA的功能。在印刷电路板设计阶段,分析电容去耦、阻抗匹配、信号串扰等影响高速信号质量的因素,并提出解决方法。仿真结果表明,所设计的数字信号处理模块可以满足应用需要。(本文来源于《计算机工程》期刊2013年06期）
张静[8]（2011）在《数字信号处理模块中的串行RapidIO设计》一文中研究指出RapidIO互连构架是一种基于可靠性的开放式标准,可应用于连接多处理器、存储器和通用计算机平台。本文基于集成双核处理器MPC8641D和FPGA芯片XC5VSX240T的数字信号处理平台,进行了串行RapidIO(SRIO)技术的开发。文中给出了SRIO互连架构的硬件设计方案以及MPC8641D中SRIO数据通信软件设计流程,实现了CPU、FPGA之间10Gbit/s数据率的高速互连。(本文来源于《火控雷达技术》期刊2011年01期）
吴凡[9]（2010）在《某电子侦察系统中的数字信号处理模块硬件设计》一文中研究指出电子侦察系统指对敌方的无线电信号进行搜索、识别、定位和分析,以确定这些设备的技术参数,进而获取敌方情报的系统。数字信号处理技术是电子侦察系统的灵魂,直接决定侦察速度、灵敏度、范围等各种技术指标。随着DSP技术和软件无线电技术的发展,电子侦察系统正朝着全数字化方向发展。信号处理模块是电子侦察系统的计算中心,主要由硬件和软件两部分组成。软件包括算法和实现算法的程序。硬件包括处理芯片、外围芯片、接插件和PCB等。硬件设计包括芯片选型、硬件原理设计、PCB设计等过程。在很大程度上,硬件设计决定了设备的功能、性能、可靠性、可生产性、可维护性、电磁兼容能力等,需要遵守严格的规范和流程,这是工程设计和学术研究的一个显着区别。本论文主要介绍了某电子侦察系统中的信号处理模块的芯片选型、硬件设计、PCB设计过程,一方面介绍了信号处理模块的原理,另一方面重点突出了硬件设计和PCB设计的流程、重要规范和注意事项。在此基础上,还简要地介绍底层软件设计和逻辑设计的原理和流程。信号处理模块采用‘'DSP+FPGA"的构架,分别采用TS201S, Virtex4两种芯片。DSP芯片是数字信号处理的核心,主要处理算法通过DSP软件实现,FPGA一方面作为控制和数据信号接口,另一方面进行部分信号辅助处理。信号处理单元受系统中嵌入式主控计算机模块控制,通过local bus连接。硬件原理设计使用了Cadence公司的ORCAD Capture软件,PCB设计采用Cadence公司的allegro软件。在设计过程中参考了ADI公司、Xilinx公司和Altera公司的硬件设计指导手册和参考设计,考虑了信号质量、高速布线等注意事项。底层软件设计使用了windriver公司的tornado集成设计工具。FPGA设计分别使用了QuartusⅡ和ISE软件,并进行了功能仿真。通过本次论文工作,完成了信号处理模块的芯片选型、硬件原理设计、PCB设计、部分FPGA设计,同时也完成了底层软件设计(主控计算机模块),为数字信号处理软件搭建了稳定可靠的硬件平台。(本文来源于《电子科技大学》期刊2010-11-25）
吕遵明,王彦刚[10]（2009）在《基于串行RapidIO的通用数字信号处理模块设计》一文中研究指出随着通信技术发展,要求平台的处理能力越来越高,同时器件间数据交互量也急剧增多,传统器件互连接口已不能胜任。文中采用SRIO(串行RapidIO)技术,设计实现了一种通用的数字信号处理模块,给出了电源和时钟解决方案,实现多个DSP(数字信号处理器)、FPGA(现场可编程门阵列)之间10 Gbit/s的互连带宽。平台方案成功应用于某通信系统中,试验结果表明,模块性能高,运行稳定,满足了高性能通用处理平台要求。(本文来源于《信息化研究》期刊2009年09期）
数字信号处理模块论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
数字信号处理技术在当今示波器领域中应用得越来越广泛。诸如正弦内插,低通、高通等滤波处理,FFT算法,数字触发,ADC校正,频域补偿,眼图等数字信号处理技术都已应用到各类示波器当中。而随着现代亚微米芯片技术的发展,ASIC和FPGA凭借其内嵌的丰富硬核种类及并行结构,逐渐成为了数字信号处理系统的主芯片。本文将基于20GSPS示波器系统着重研究并设计其数字信号处理模块中的TIADC系统误差校正功能和示波器系统的频域补偿功能,并探讨在FPGA中进行数字信号处理的实现方案。本文的主要研究内容如下:(1)研究20GSPS的TIADC系统中的误差校正。分析TIADC系统中的误差模型,提出了基于FFT谱分析的TIADC误差估计方法,并与传统方法进行了对比。在比较多种校正方案后采用模拟校正和数字后校正结合的方式实现了对偏置、增益和时间这叁类误差的校正。(2)研究示波器系统的频域补偿技术。基于现有平台,分析比对能够提升示波器测量带宽的方法。提出基于频域补偿技术提升系统测量带宽的方案,并仿真验证其可行性。针对该方案,提出一种适用于多通道的频域补偿快速校正方法,节约了人力和时间成本,提高了校正效率。(3)研究基于FPGA的数字滤波技术。首先结合本项目的数据处理架构对不同数字滤波器的特点进行分析,之后对FIR滤波器的多种FPGA实现结构并结合FPGA芯片的内部资源数量进行分析,得出适合本系统的全并行和半并行滤波器架构,并且运用于频域补偿的数字后校正。实验和测试结果表明,本文实现了TIADC系统的偏置、增益和时间误差校正,TIADC系统的采集性能得到了提升。此外,示波器系统的测量带宽经过频域补偿后已得到提升,经验证达到4GHz。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
数字信号处理模块论文参考文献
[1].闫晶红.随钻电阻率数字信号处理模块研究[J].西部探矿工程.2018
[2].林祥轩.20GSPS示波器数字信号处理模块设计[D].电子科技大学.2018
[3].李继猛,谢平,江国乾,林洪彬,杜义浩.基于目标驱动的数字信号处理课程模块化教学改革[J].教学研究.2016
[4].李晓恩.取样示波器数字信号处理模块设计与实现[D].电子科技大学.2014
[5].邢和禹.RF对消系统中误差检测模块与数字信号处理研究[D].电子科技大学.2014
[6].孙智勇.RFID系统中数字信号处理模块的设计与实现研究[D].杭州电子科技大学.2013
[7].芶冬荣,张道萍,柴小丽,杨影.SCA型高速通用数字信号处理模块设计[J].计算机工程.2013
[8].张静.数字信号处理模块中的串行RapidIO设计[J].火控雷达技术.2011
[9].吴凡.某电子侦察系统中的数字信号处理模块硬件设计[D].电子科技大学.2010
[10].吕遵明,王彦刚.基于串行RapidIO的通用数字信号处理模块设计[J].信息化研究.2009
论文知识图
